# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月 6日

出 願 番 号

Application Number:

特願2003-029534

[ ST.10/C ]:

[JP2003-029534]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 3月 4日

特許庁長官 Commissioner, Japan Patent Office 太田信一郎

【書類名】

特許願

【整理番号】

543238JP01

【提出日】

平成15年 2月 6日

【あて先】

特許庁長官殿

【国際特許分類】

H03L 7/00

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

鈴木 敏

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

松塚 隆之

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

長明 健一郎

【特許出願人】

【識別番号】

000006013

【住所又は居所】 東京都千代田区丸の内二丁目2番3号

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100062144

【弁理士】

【氏名又は名称】

青山 葆

【選任した代理人】

【識別番号】

100086405

【弁理士】

【氏名又は名称】 河宮 治

### 【手数料の表示】

【予納台帳番号】 013262

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



【発明の名称】 電圧制御発振回路

【特許請求の範囲】

【請求項1】 可変容量素子を含み、該可変容量素子の容量変化に応じて変化する可変周波数を出力する電圧制御発振回路において、

前記可変容量素子の容量は、バイポーラトランジスタにおけるエミッタ層とベース層間のPN接合により形成される容量及びベース層とコレクタ層間のPN接合により形成される容量を合成したものであり、

前記可変容量素子の容量は前記バイポーラトランジスタのエミッタ層とコレクタ層間に印加する電圧により制御されることを特徴とする電圧制御発振回路。

【請求項2】 可変容量素子を含み、該可変容量素子の容量変化に応じて変化する可変周波数を出力する電圧制御発振回路において、

前記可変容量素子の容量は、バイポーラトランジスタにおけるコレクタ層とベース層間のPN接合により形成される容量であり、かつ、前記バイポーラトランジスタのエミッタ層とコレクタ層間に印加される電圧により制御されることを特徴とする電圧制御発振回路。

【請求項3】 前記エミッタ層と前記ベース層間の接合面積を、前記エミッタ層と前記コレクタ層間の接合面積よりも大きくしたことを特徴とする請求項1 記載の電圧制御発振回路。

【請求項4】 前記エミッタ層に、容量を制御するための電圧を印加するバイアス回路をさらに備えたことを特徴とする請求項1または請求項2記載の電圧制御発振回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は電圧制御発振回路に関し、特に、バイポーラトランジスタ構造を有する可変容量素子を備えた電圧制御発振回路に関する。

[0002]

【従来の技術】

電圧制御発振回路は印加する電圧に応じて出力周波数を可変可能な発振回路である。従来の電圧制御回路の一例として、能動素子としてのトランジスタと、そのトランジスタのベースエミッタ間に接続される共振回路とを含み、共振回路に発振周波数を可変とするための可変容量素子を含むものがある。

[0003]

可変容量素子は例えばバイポーラトランジスタ内のPN接合を利用して実現される。すなわち、バイポーラトランジスタのベースーコレクタ間のPN接合に電圧を印加することにより得られる容量変化を利用して実現できる。なお、特許文献1には、バイポーラトランジスタ内のPN接合の容量成分を利用した電力増幅回路について開示がある。

[0004]

そのようなバイポーラトランジスタを用いて可変容量素子を実現した電圧制御発振回路において発振周波数を高く設計する場合、バイポーラトランジスタの最大発振周波数を高くするためにコレクタ層を薄くしなければならない。コレクタ層を薄くした場合に十分な容量を得るためには、ベースーコレクタ間のPN接合を用いた可変容量素子に順方向のバイアスを印加しなければならない。

[0005]

【特許文献1】

特開2002-223127号公報(第5、9、10頁、図6、図9 等参照)

[0006]

【発明が解決しようとする課題】

しかし、ベースーコレクタ間のPN接合に順方向のバイアスを印加した場合、 比較的大きな電流が流れるため、消費電流が大きくなり、また、可変容量素子に 電流が流れることにより雑音が発生し、電圧制御発振回路の雑音特性を劣化させ るという問題があった。

[0007]

本発明は上記課題を解決すべくなされたものであり、その目的とするところは、低消費電流で動作し、雑音の発生を抑制する電圧制御発振回路を提供すること

にある。

[0008]

#### 【課題を解決するための手段】

本発明に係る電圧制御発振回路は可変容量素子を備え、可変容量素子の容量変化に応じて変化する可変周波数を出力する。可変容量素子はバイポーラトランジスタのエミッタ層とベース層間のPN接合により形成される容量成分と、ベース層とコレクタ層間のPN接合により形成される容量成分とにより実現される。可変容量素子の容量は、バイポーラトランジスタのエミッタ層とコレクタ層間に印加する電圧により制御される。

[0009]

#### 【発明の実施の形態】

以下添付の図面を参照して、本発明に係る電圧制御発振回路の実施の形態を詳細に説明する。

[0010]

#### 実施の形態1.

図1に、本発明に係る電圧制御発振回路の構成を示す。電圧制御発振回路50は、インダクタ11、17、18、コンデンサ13、制御電源12、バイポーラトランジスタ16、及び可変容量素子30を備えている。電圧制御発振回路50はまた出力端子19を有している。

[0011]

インダクタ17、可変容量素子30はLC共振回路を形成する。コンデンサ13は、制御電源12の直流成分をバイポーラトランジスタ16から分離するためのものである。また、インダクタ18は帰還用インダクタである。インダクタ11は交流成分を制御電源12から分離するためのものである。制御電源12は可変容量素子30の容量を変化させるために可変容量素子30に電圧を印加するためのバイアス回路である。

[0012]

電圧制御発振回路50の発振周波数は主としてインダクタ17と可変容量素子30から構成されるLC共振回路の共振周波数により決まる。この共振周波数は

可変容量素子30の容量変化にしたがい変化する。すなわち、電圧制御発振回路 50の出力周波数は可変容量素子30の容量を制御することにより変化させるこ とができる。

[0013]

可変容量素子30は逆接続された2つのダイオードa、bを含み、それらのダイオードa、bはバイポーラトランジスタ内のPN接合により実現される。

[0014]

図2(a)に可変容量素子30を実現するバイポーラトランジスタの構成を示す。図2(b)はバイポーラトランジスタ20を上から見た図である。なお、図2(a)は図2(b)においてA-A'線で分割したときの断面図である。

[0015]

図 2 ( a )に示すバイポーラトランジスタ 2 0 は、半絶縁性基板 5 上に、 $N^+$ 型コレクタコンタクト層 6 、N型コレクタ層 7 、P型ベース層 8 、N型エミッタ層 9 、 $N^+$ 型エミッタコンタクト層 1 0 が順に形成されている。

[0016]

N<sup>+</sup>型コレクタコンタクト層6上にはコレクタ電極2が形成され、N<sup>+</sup>型エミッタコンタクト層10上にはエミッタ電極1が形成されている。コレクタ電極2にはコレクタ配線4が、エミッタ電極1にはエミッタ配線3がそれぞれ接続されている。

[0017]

可変容量素子30は、バイポーラトランジスタ20のベース層8とコレクタ層7との間のPN接合により形成されるダイオードaと、バイポーラトランジスタ20のベース層8とエミッタ層9との間のPN接合により形成されるダイオードbとを利用して実現されている。すなわち、可変容量素子30の容量はダイオードaの容量成分とダイオードbの容量成分を合成した値となる。

[0018]

図4はバイポーラトランジスタ20のコレクターエミッタ間(すなわち可変容量素子)の印加電圧に対する、コレクターエミッタ間の容量変化(曲線C)及びコレクターエミッタ間を流れる電流変化(曲線I)を示した図である。同図に示

すように、コレクターエミッタ間すなわち可変容量素子30に電圧を印加しても、微小な電流しか流れない。一方、可変容量素子30の容量はエミッタ配線3とコレクタ配線4の間に印加した電圧値に応じて変化している(曲線C参照)。以下にこれを詳細に説明する。

#### [0019]

可変容量素子30すなわちダイオードa、bに制御電源12により電圧が印加されると、エミッタ層9とベース層8間のPN接合と、ベース層8とコレクタ層7間のPN接合とは互いに逆向きに接続されるため、エミッタ配線3とコレクタ配線4の間に電圧を印加しても、一方のPN接合が逆バイアスされることから、微小な電流しか流れない。また、逆バイアスされる方のPN接合にて生成された正孔がベース層8に蓄積され、ベース層8に正電圧が印加されたことと等価となり、ベース層8とエミッタ層9の間に形成される空乏層の幅及びベース層8とコレクタ層7の間に形成される空乏層の幅のそれぞれが変調される。その結果として、エミッタ配線3とコレクタ配線4の間の容量(すなわち可変容量素子30の容量)が変化する。

#### [0020]

このように、本実施形態の可変容量素子は、バイポーラトランジスタのエミッタとコレクタ間に現れる容量が、エミッタとコレクタ間に印加する電圧を制御することにより可変となる。

#### [0021]

以上のように、可変容量素子30の容量(すなわち、エミッタ配線3とコレクタ配線4の間に現れる容量)は、制御電源12によりエミッタ配線3とコレクタ配線4間に印加される電圧により制御できる。図3に、本実施形態の可変容量素子30を用いた電圧制御発振回路の位相雑音特性(A)と、ベース・コレクタ間のPN接合に電圧を印加することにより得られる容量変化を利用した可変容量素子を用いた従来の電圧制御発振回路の位相雑音特性(B)とを示す。同図より、本実施形態の電圧制御発振回路50は、従来の電圧制御発振回路に比して位相雑音特性が改善されているのが分かる。これは、本実施形態の電圧制御発振回路50では可変容量素子30にほとんど電流が流れないからである。

[0022]

以上のように、本実施形態では、バイポーラトランジスタ構造を用いて消費電流を低減した可変容量素子を実現できる。このような可変容量素子を発振回路の能動素子であるバイポーラトランジスタが形成された半導体基板と同一基板上に形成することにより、消費電力を低減し、かつ低雑音の電圧制御発振回路を実現することができる。

[0023]

実施の形態2.

本実施形態では、電圧制御発振回路の可変容量素子は、バイポーラトランジスタのベースとコレクタ間に現れる容量を、エミッタとコレクタ間に印加する電圧を制御することにより変化させる。

[0024]

図5に本実施形態の電圧制御発振回路の構成を示す。本実施形態では可変容量素子31は2つのダイオードx、yで構成される。

[0025]

図6(a)は、可変容量素子31を実現するバイポーラトランジスタ21の断面図である。図6(b)はバイポーラトランジスタ21を上から見た図である。なお、図6(a)は図6(b)においてB-B'線で分割したときの断面図である。

[0026]

図6(a)に示すように、バイポーラトランジスタ21の構成は、実施の形態 1のバイポーラトランジスタ20の構成と基本的に同じであるが、バイポーラ2 1のP型ベース層8上にベース電極14が設けられている点が実施の形態1のも のと異なる。ベース電極14にはベース配線15が接続されている。

[0027]

図5に示すように、コレクタ配線4が接地され、エミッタ配線3がインダクタ 11を介して制御電源12と接続される。

[0028]

本実施形態では、LC共振回路は、インダクタ17と可変容量素子31のダイ

オード×の容量成分により形成される。すなわち、可変容量素子31のダイオード×の容量成分が主として可変容量素子31全体の容量変化に寄与する。ダイオード×はバイポーラトランジスタ21のベースーコレクタ間のPN接合により形成される。

[0029]

図7はバイポーラトランジスタ21のコレクターエミッタ間の印加電圧に対する、コレクターベース間の容量変化(曲線C)及びコレクターエミッタ間の電流変化(曲線I)を示した図である。同図に示すように、制御電源12により可変容量素子31に電圧を印加した場合、エミッタ配線3とコレクタ配線4の間に流れる電流は微小である(曲線I参照)。一方、コレクタ配線4とベース配線15間の容量は、コレクターエミッタ間の印加電圧に応じて変化する(曲線C参照)。以下、これを説明する。

[0030]

実施の形態1で説明したのと同様、可変容量素子31を構成する一方のダイオードッを形成するPN接合が逆バイアスされることから、微小な電流しか流れない。また、逆バイアスされる方のダイオードッのPN接合にて生成された正孔がベース層8に蓄積され、ベース層8に正電圧が印加されたことと等価となり、ベース層8とコレクタ層7の間に形成される空乏層の幅が変調される。その結果として、ベース配線15とコレクタ配線4の間の容量(すなわち可変容量素子31の容量)が変化する。

[0031]

以上のように本実施形態によっても実施の形態1と同様、バイポーラトランジスタ構造を用いて消費電流を低減した可変容量素子を実現でき、このような可変容量素子を発振回路の能動素子であるバイポーラトランジスタが形成された半導体基板と同一基板上に形成することにより、消費電力を低減し、かつ低雑音の電圧制御発振回路を実現することができる。

[0032]

実施の形態3.

図8(a)に可変容量素子を構成するバイポーラトランジスタの別の構成を示

す。図8(b)はバイポーラトランジスタ22を上から見た図である。なお、図8(a)は図8(b)においてC-C'線で分割したときの断面図である。本実施形態では、実施の形態1の可変容量素子のエミッターコクレタ間の容量の可変範囲をより増大させるため、エミッターベース間のPN接合の接合面積( $S_2$ )を、ベースーコレクタ間のPN接合の接合面積( $S_1$ )よりも大きくしている。

[0033]

バイポーラトランジスタ22のコレクタ層7にはイオン注入により絶縁化された領域16が形成されている。コレクタ層7は他の層に比べ通常1桁から2桁程度、不純物濃度が低いため、イオン注入を行なうことで絶縁化が可能である。そこで、コレクタ層7の一部の領域16をイオン注入により絶縁化することにより、相対的にベース-コレクタ間のPN接合の接合面積( $S_1$ )を減少させている

[0034]

ベースーコレクタ間のPN接合の接合面積(S<sub>1</sub>)を減少させることにより、ベースーコレクタ間のPN接合の容量が小さくなり、相対的にエミッターベース間のPN接合の容量が大きくなり、その結果、エミッターコレクタ間に現れる容量の変化量が大きくなる。すなわち、実施の形態1で示した電圧制御発振回路の可変容量素子よりも容量変化量の大きい可変容量素子を実現でき、周波数帯域がより広い電圧制御発振回路を実現できる。

[0035]

以上説明した実施形態では、可変容量素子をバイポーラトランジスタのベース 端子に接続した直列帰還型発振回路の構成を示したが、可変容量素子はバイポー ラトランジスタ16のコレクタ端子またはエミッタ端子に直列接続してもよい。 また、可変容量素子を並列帰還型発振回路に適用してもよい。このとき、可変容 量素子はバイポーラトランジスタのコレクタ端子、ベース端子及びエミッタ端子 のうちの2つの端子間に接続する。また、交流成分を制御電源から分離するため にインダクタの代わりに抵抗を用いることもできる。

[0036]

【発明の効果】

本発明によれば、バイポーラトランジスタ構造を用いて消費電流が非常に小さ い可変容量素子を実現できる。故に、バイポーラトランジスタを能動素子として 用いた発振回路において、その能動素子が形成された半導体基板と同一基板上に 可変容量素子を形成することにより、低消費電力、低雑音の電圧制御発振回路を 実現できる。

#### 【図面の簡単な説明】

- 【図1】 本発明の実施の形態1における電圧制御発振回路の構成図
- 【図2】 (a)実施の形態1における電圧制御発振回路の可変容量素子を 構成するバイポーラトランジスタの断面図、及び(b)そのバイポーラトランジ スタの上面図
  - 【図3】 電圧制御発振回路の位相雑音特性を示す図
- 【図4】 実施の形態1における可変容量素子を構成するバイポーラトラン ジスタのコクレターエミッタ間電圧に対する、コクレターエミッタ間容量とコク レターエミッタ間電流の変化を示した図
  - 【図5】 本発明の実施の形態2における電圧制御発振回路の構成図
- (a) 実施の形態2における電圧制御発振回路の可変容量素子を 構成するバイポーラトランジスタの断面図、及び(b)そのバイポーラトランジ スタの上面図
- 【図7】 実施の形態2における可変容量素子を構成するバイポーラトラン ジスタのコクレターエミッタ間電圧に対する、コクレターベース間容量とコクレ ターエミッタ間電流の変化を示した図
- (a) 実施の形態3における電圧制御発振回路の可変容量素子を 構成するバイポーラトランジスタの断面図、及び(b)そのバイポーラトランジ スタの上面図

#### 【符号の説明】

3 エミッタ配線、 4 コレクタ配線、 7 コレクタ層、 8 ベース層 11,17,18 インダクタ、 12 制御電源、 、 9 エミッタ層、 15 コレクタ配線、 16 バイポーラトランジスタ(能動素子)、 21,22 可変容量素子を構成するバイポーラトランジスタ、 30,31


9

## 特2003-029534


可変容量素子、 50,51 電圧制御発振回路、 a,b,x,y 可変容量素子を形成するダイオード

## 【書類名】 図面

# 【図1】



### 【図2】




2:コレクタ電極

7: コレクタ層 (N型) 8:ベース層 (P型)


9:エミッタ層 (N型)

20: バイポーラトランジスタ


30:可変容量素子 50:電圧制御発振回路




【図3】




【図4】




# 【図5】




【図6】







## 【図7】



【図8】





【書類名】 要約書

【要約】

【課題】 低消費電流で動作し、雑音の発生を抑制する電圧制御発振回路を提供する。

【解決手段】 可変周波数を出力する電圧制御発振回路50は出力周波数を制御する可変容量素子30を有する。可変容量素子30はバイポーラトランジスタにおけるエミッタ層とベース層間のPN接合により形成されるダイオードbの容量成分と、ベース層とコレクタ層間のPN接合により形成されるダイオードaの容量成分とにより実現される。可変容量素子30の容量はバイポーラトランジスタのエミッタ層3とコレクタ層4間に印加する電圧により制御される。

【選択図】 図1

### 出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社